Novel implementation method of modulo 2N multiplication for digital signal processing

Abstract

Kertaskerja ini membentangkan satu cara baharu dalam mana satu pendaraf modulo 2N dijelmakan secara isomorfik menjadi sepasang penyampur modulo 2 dan modulo 2N-2. Bilangan penyampur-penyampur penuh yang diperlukan untuk perlaksanaan bertambah secara linar dengan bertambahnya panjang perkataan N, dan tidak dengan secara eksponen, dan kelewatan pengantaran sistem tetap pada asasnya tidak berubah dengan bertambahnya N. This paper presents a novel method in which a modulo 2N multiplier is transformed isomorphically into a pair of modulo 2 and modulo 2N-2 adders. The number of full-adders required for implementation increases linearly with increasing wordlength N, rather than exponentailly, and the system propagation delay remains basically constant with increasing N.